摘要：根据等精度测量的原则，提出了一种基于FPGA的等进度数字频率计设计方案。介绍了等精度的多周期同步测频原理,并对其测量精度和特点同传统测量方法进行了对比分析,证明了多周期同步测频方法的优势。

    用原理图输入法设计比较复杂的电路来实现一个2位十进制数字频率计，采用现代自顶向下的VHDL设计技术和原理图描述方法,分别用vhdl语言完成计数模块、译码模块、分频模块、控制模块、量程自动切换模块的程序设计，再根据频率计数计的功能要求，实现要求。完成整个系统电路的原理图方法实现用EDA技术设计频率计大大的简化了电路拍构的复杂性，又能提高电路的称定性。

关键词：原理图，EDA，频率计。

目录

摘要

Abstract

1 绪论-1

2主要研究内容-3

2.1引言-3

2.2 数字频率计主要技术指标-3

2.2.1频率准确度-3

2.3 常用直接测频的方法-4

2.4 等精度频率测量算法-4

3 原理图设计-7

3.2 计数器设计-7

3.3 频率计主结构电路设计-8

3.4 时序控制电路设计-9

3.5 顶层电路设计-10

结论-12

致谢-13

参考文献-14