摘要：集成电路（Integrated Circuit）版图设计是电路与IC集成电路工艺之间不可或缺的中间步骤。通过IC版图设计，把一个抽象的电路图变为形象立体的平面图形，再通过IC工艺加工将其加工成用硅材料制成的芯片。所以，IC版图设计对电路和芯片而言，起到一个上承电路，下接芯片制造的作用，所以说IC版图设计对于芯片的设计及完成起到至关重要的作用。

本文基于Cadence 版图设计软件平台，使用CSMC（华润上华）的0.5µm CMOS 工艺设计。在熟练掌握软件快捷键使用方法和技巧的基础上，分析电路中的电流镜、差分对、电阻、三极管等结构，研究是否需要对其进行高度匹配，通过本次设计提高电路性能，并利用Cadence平台下calibre验证工具对版图进行lvs和drc验证，从而成功完成本次设计。

关键词：集成电路 Cadence  Linux 版图 匹配 验证

目录

摘要

ABSTRACT

1 引言-1

1.1 选题背景及意义-1

1.2 国内微电子行业的发展-2

2 Virtuoso工具以及绘制方法-3

2.1 Cadence软件及Virtuoso平台简介-3

2.2 Virtuoso工具的使用-4

3  EA版图设计中相关问题及解决方法-6

3.1  MOS管匹配-6

3.2 电阻、电容匹配-10

3.3  双极型晶体管版图设计-11

3.4  ESD保护电路-12

3.5  闩锁效应（latch up效应）-13

3.6 天线效应-14

4  EA版图设计-17

4.1 版图细节-17

4.2 整体布局-18

5  EA电路版图验证-20

5.1 版图验证的概述-20

5.2 版图的DRC验证-21

5.3  版图的LVS验证-21

6 总结-22

参考文献-23

致谢-24