摘要:本文剖析了扫频仪是如何工作的，我们介绍了一个通过DDS技术的扫频仪实现方法。通过对系统的研究现状和特点的分析，确定了设计的性能指标和总体方案。本设计是基于FPGA、ADC电路、数模转换电路、控制和处理单元，VGA显示模块5个模块，采用纯数字方式DDS扫频信号发生器电路的设计方案，本设计方案中扫频信号发生器电路采用DDS纯数字方式，含有迅速频率转换的时间，含有非常高的频率分辨率而且可以允许用户对编程进行控制，嵌入式NiosII微处理器作为控制处理单元，具有设计简单，调试方便，性能稳定可靠等特点，可以更详细的观测频率特性图给用户带来方便。

关键词：FPGA；DDS ；扫频信号发生器

目录

摘要

Abstract

1 绪论-1

1.1 国内外扫频仪的研究现状及分析-1

1.2 本论文的主要研究内容-1

2 扫频仪总体方案的确立-3

2.1 系统顶层框图-3

2.2 扫频信号发生器的设计-3

3 硬件设计-6

3.1 FGPA最小系统设计-6

3.1.1 FPGA核心板原理图设计-6

3.1.2 FPGA板PCB设计-7

3.2 AD-DA电路设计-7

3.2.1 DA电路设计-8

3.2.2 AD电路设计-9

4 SOPC技术-12

4.1 SOPC技术特点-12

4.2 SOPC系统搭建-12

5 RTL设计...15

5.1 DDS设计-15

5.2 VGA显示模块设计-15

5.2.1 VGA标准-15

5.2.2 VGA时序-16

6 NiosII软件设计-18

6.1 Avalon总线访问-18

6.2 RMS算法-18

7 系统集成测试-20

7.1 测试环境搭建-20

7.2待测RL低通网络-20

7.3 待测网络的频谱特性曲线-22

结    论-23

参 考 文 献-24

附录A DDS Verilog代码-25

附录B VGA Verilog代码-27

致    谢-29