摘要：基于FPGA的信号发生器，可以产生10hz~10khz的方波，三角波和正弦波。通过ROM存储产生波形所需要的数值，再通过数模转换将在存储区内数据转化为连续波形，并在LCD1602模块上显示。

论文介绍了基于FPGA平台的数字信号发生器的设计流程、思路和实现方法。论文详细阐述了多功能信号发生器的软件设计和硬件设计。系统主要软件模块有：接口模块、分频模块、ROM存储模块、DDS波形产生模块、D/A转换驱动模块和显示驱动模块；硬件部分包括数模转换电路、波形选择电路、显示电路。本设计利用Verilog语言工具编写程序，使用软件自带的综合器综合各个模块的功能，最后对所设计的系统进行仿真。论文还给出了系统调试步骤和调试结果，详细地总结了设计过程中的遇到的问题。

本次设计实现了基于FPGA平台信号发生器的功能，经软件和硬件的调试，设计结果良好。

 

关键词：FPGA ；DDS技术语；LCD1602显示

 

目录

摘要

ABSTRACT

1　引言-1

1.1　设计背景及任务-1

1.2　论文安排-1

2　背景知识介绍-2

2.1　FPGA介绍-2

2.1.1　FPGA特点-2

2.1.2　FPGA基本结构-2

2.2　FPGA设计流程-4

2.2.1　总体划分-4

2.2.2　设计输入-4

2.2.3　综合-4

2.2.4　仿真和板级调试-5

2.3　Verilog HDL硬件描述语言简介-6

2.3.1　Verilog HDL历史-6

2.3.2　Verilog HDL与VHDL比较-6

2.3.3　Verilog HDL目前应用情况以及适合应用-7

2.4　采用Verilog HDL设计流程-7

2.4.1　速度域面积互换原则-7

2.4.2　模块化设计-8

2.4.3　自顶向下设计理念-8

2.5　采用Verilog HDL设计优点-9

2.4.1　传统设计方法-10

2.4.2　Verilog设计与传统设计方法比较-10

2.4.3　Verilog软核重用-10

2.6　直接数字频率合成技术（DDS）相关知识-11

2.6.1　DDS技术基本原理-11

2.6.2　DDS优点-12

3　系统软件设计-14

3.1　系统软件模块设计-14

3.1.1　DDS波形生成模块-14

3.1.2　ROM存储模块-17

3.1.3　分频模块-19

3.1.4　D/A转换驱动模块-20

3.1.5　显示驱动模块-21

3.1.6　接口模块-23

3.2　系统总体设计-24

4　系统硬件设计-25

4.1　FPGA开发板介绍-25

4.2　波形选择电路设计-25

4.3　数模转换电路设计-26

4.3.1　DAC0832电路设计-26

4.3.2　滤波电路设计-27

4.4　显示电路设计-28

4.4.1　LCD1602介绍-28

4.4.2　LCD显示电路设计-29

5　设计实现和调试-30

5.1　Quartus II介绍-30

5.2　Quartus使用以及程序下载-30

5.3　调试中遇到的问题及解决方案-32

6　总结-34

7　致谢-35

参考文献-35

附录-36